desain BerOrientasi Objek
Posted by Unknown
on
Senin, April 12, 2010
, under
Analisi desain Berorientasi Objek
|
komentar (0)
• Class Diagram
Class Diagram adalah sebuah spesifikasi yang jika diinstansiasi akan menghasilkan sebuah obyek dan merupakan inti dari pengembangan dan desain berorientasi obyek Class diagram menggambarkan struktur dan deskripsi class, package dan object beserta hubungan satu sama lain seperti containment, pewarisan, asosiasi, dan lain-lain.
• Objek Diagram
Object diagram adalah diagram yang memberikan gambaran model instance-instance dari sebuah class. Diagram ini digunakan untuk menggambarkan sebuah sistem pada sebuah sudut pandang waktu tertentu. Dengan menggunakan diagram ini anda dapat memeriksa keabsahan kelas-kelas diagram berikut aturan-aturan multiplisitasnya dengan “real data” dan mengujinya dengan scenario-skenario tertentu. Notasi diagramnya dapat anda lihat pada table.
• Component Diagram
Suatu bagian fisik dan replaceable dari suatu system menyediakan realisasi dari sekumpulan antarmuka Menyatakan paket fisik daripada elemen logika, seperti class, interface dan collaboration
• Deployment Diagram
Deployment diagram, menunjukkan tata letak sebuah sistem secara fisik, menampakkan, bagian-bagian software yang berjalan pada bagian-bagian hardware yang digunakan untuk mengimplementasikan sebuah sistem dan keterhubungan antara komponen-komponen hardware tersebut. Deployment diagram dapat digunakan pada bagian-bagian awal proses perancangan sistem untuk mendokumentasikan arsitektur fisik sebuah sistem.
• Use Case Diagram
Use case diagram, adalah gambaran graphical dari beberapa atau semua actor, use case dan interaksi diantara komponen-komponen tersebut yang memperkenalkan suatu sistem yang akan dibangun. Use case diagram menjelaskan manfaat suatu sistem jika dilihat menurut pandangan orang yang berada di luar sistem. diagram ini menunjukkan fungsionalitas suatu sistem atau kelas dan bagaimana sistem tersebut berinteraksi dengan dunia luar. Use case adalah gambaran fungsionalitas dari suatu sistem, sehingga customer atau pengguna sistem paham dan mengerti mengenai kegunaan sistem yang akan dibangun.
ORGANISASI MEMORY INTERLEAVE
Posted by Unknown
on
Minggu, April 11, 2010
, under
Organisasi Komputer
|
komentar (0)
SDRAM chip memori berisi bank dari memori, dan masing-masing bank dari memori adalah dihancurkan ke dalam halaman. Sekarang ini, SDRAM mempunyai empat bank untuk setiap chip. Memilih dan mengaktifkan suatu halaman dari memori memerlukan banyak waktu, tetapi sekali ketika halaman diaktifkan ia dapat ditulis dan dibaca dengan cepat. VIA chipsets dapat diberitahu untuk menyimpan suatu halaman aktif pada setiap bank dari memori. VIA chipset kemudian bisa membaca dan tulis halaman yang aktif lebih cepat. Membayangkan suatu program komputer yang sederhana yang membaca data dari satu halaman dari memori, melaksanakan suatu kalkulasi yang sederhana pada saat itu, dan menulis hasil ke halaman yang lain tentang memori. Tanpa menyisipkan antar halaman, chipset harus mengaktipkan satu bank dan satu halaman dan membaca dari itu, kemudian mengaktipkan halaman yang lain bank yang lain dan tulis untuk itu, kemudian mengaktipkan bank yang pertama dan seterusnya. Dengan menyisipkan antar halaman, kedua-duanya bank dan halaman tinggal aktip, sehingga chipset hanya harus menyediakan alamat di dalam lebih dulu halaman bank dan membaca itu, kemudian menyediakan alamat di dalam yang kedua halaman bank dan tulis untuk itu. Proses dari mengaktipkan berbagai halaman dari SDRAM telah dijuluki " menyisipkan antar halaman". Nama julukan telah dipilih sebab proses adalah yang serupa persis sama benar memproses digunakan pada komputer yang tua, di mana yang sama alamat akan dikirim ke dua atau empat bank dari memori dan kemudian data di semua bank akan dibaca atau ditulis dalam satu langkah. Selanjutnya kita akan membahas untuk non interleaved memory system dan interleaved memory system.
Didalam system memory non-interleaved., semua bank yang pertama tentang memori, bank 0, ditujukan sebelumnya pada bank yang kedua tentang memori, bank 1, semua dari bank 1 ditujukan ke yang pertama dari bank 2, dan seterusnya. Gambar 1 pertunjukan organisasi ini untuk dua bank dari N ( panajang word adalah 4 bytes, atau 32 bit, dan adalah unit yang alami tentang memori untuk yang 68040.)
Bank 0 Bank 1 ----------------- ----------------- | 0 | | N | ----------------- ----------------- | 1 | | N+1 | ----------------- ----------------- | 2 | | N+2 | ----------------- ----------------- ~ ~ ~ ~ ----------------- ----------------- | N-2 | | 2N-2 | ----------------- ----------------- | N-1 | | 2N-1 | ----------------- ----------------- ^ ^ | | ---------------------------- | v ----------------- | Buffer | ----------------- ^ | v System Data Bus ----------------------------------------------------- Figure 1. Non-interleaved Memory OrganizationYang 68040 memiliki performa burst akses tinggi ( tunggal bus transaksi yang membaca atau tulis 16 bytes di 4 word) untuk pindah gerakkan data antara memori dan tempat menyembunyikan nya. Adalah semua 16 bytes datang dari satu bank dari DRAM brown sistem memori non interleaved, sehingga waktunya memerlukan untuk melengkapi menyudahi perpindahan tergantung secara langsung dengan diam-diam akses waktunya DRAM itu. Gambar 2 pertunjukan adalah suatu contoh dari meretak seperti itu mengakses. Waktunya akses diperlukan 2nd, 3rd, dan 4th panjang word adalah lebih pendek sebab suatu corak dari DRAM disebut " page-mode akses" digunakan.
Clock __| |__| |__| |__| |__| |__| |__| |__| |__| |__| ______________________________________________________DRAM Accesses | 1st long word | 2nd lwd | 3rd lwd | 4th lwd | ------------------------------------------------------ Figure 2. Non-interleaved Burst Access Timing Sistem Memori interleaved, masih ada dua bank phisik dari DRAM, tetapi secara logika sistem lihat satu bank dari memori yang dua kali lebih besar. Di bank yang terselip di antara halaman, yang pertama panjang word dari bank 0 diikuti oleh yang pertama panajang word dari bank 1, yang mana adalah diikuti oleh yang kedua merindukan kata[an] dari bank 0, yang mana adalah diikuti oleh yang kedua merindukan kata[an] dari bank 1, dan seterusnya. Gambar 3 pertunjukan organisasi ini untuk dua bank phisik dari N panjang word. Adalah semua genap panjang word dari bank logis ditempatkan terletak di (dalam) bank phisik 0 dan semua aneh merindukan kata-kata ditempatkan;terletak di (dalam) bank phisik 1. Bank 0 Bank 1 ----------------- ----------------- | 0 | | 1 | ----------------- ----------------- | 2 | | 3 | ----------------- ----------------- | 4 | | 5 | ----------------- ----------------- ~ ~ ~ ~ ----------------- ----------------- | 2N-4 | | 2N-3 | ----------------- ----------------- | 2N-2 | | 2N-1 | ----------------- ----------------- ^ ^ | | v v ----------------- ----------------- | Buffer | | Buffer | ----------------- ----------------- ^ ^ | | v System Data Bus v ----------------------------------------------------- Figure 3. Interleaved Memory Organization] Bentuk wujud memori yang terselip di antara halaman adalah tersedia mempercepat 68040 akses sebanyak 30%. ( Peningkatan yang nyata tergantung dengan kecepatan jam sistem dan DRAM mengakses waktu.) Karena Sejak yang empat empunyai panajng word dari suatu akses meretak di/tersebar ke seberang dua bank phisik dari DRAM, akses yang individu dapat disalip untuk menyembunyikan bagian, atau semua, dari DRAM mengakses waktu tunda, seperti ditunjukkan di bawah di (dalam) Gambar 4.
Clock __| |__| |__| |__| |__| |__| |__| |__| |__| |__| _______________________________ | 1st long word | 3rd lwd | -------------------------------DRAM Accesses ______________________________ | 2nd long word | 4th lwd | ------------------------------- Figure 4. Interleaved Burst Access Timing
